000			03834aam a22003852i 4500
003			PE-TmUNAS
005			20240304112943.0
006			a||||fr|||| 001 0|
007			ta
008			200224s2002 sp adk|frfn|| 00| 0 spasd
017			_aM-34.995-2002 _bBiblioteca Nacional de España
020			_a84-9732-081-6 _qAgencia ISBN España
040			_aBiblioteca Central de la Universidad Nacional Agraria de la Selva _bspa _cCatalogación de la Biblioteca Central de la Universidad Nacional Agraria de la Selva, transcrita por la Biblioteca Central de la Universidad Nacional Agraria de la Selva, sin modificaciones posteriores. _dBiblioteca Central de la Universidad Nacional Agraria de la Selva _erda
041	0		_aspa _hspa
082	0	4	_222 _a621.392
245	1	0	_aDiseño de sistemas digitales con VHDL / _cSantiago Fernández Gómez ; Serafin Alfonso Pérez López; Enrique Soto Campos.
246	2	1	_5Universidad Nacional Agraria de la Selva _aDiseño de sistemas digitales con VHDL
264	3	1	_aMadrid : _bThomson Editores Spain Paraninfo, S.A. ; _c2002
264	3	4	_c©2002
300			_a353 páginas : _bfigura (blanco y negro), tablas (blanco y negro) y gráficos (blanco y negro) ; _c24 cm.
336			_2rdacontent _atexto impreso
337			_2rdamedia _asin mediación
338			_2rdacarrier _avolumen
500			_aIncluye anexo
500			_aIncluye información académica y profesional en la cubierta posterior
504			_aBibliografía: página [343]-346
505	2		_aPresentación -- Prólogo -- Capítulo 1: Lenguajes de descripción del hardware -- Capítulo 2: Fundamentos del lenguaje -- Capítulo 3: Elementos del lenguaje -- Capítulo 4: Declaraciones básicas -- Capítulo 5: VHDL concurrente y secuencial -- Capítulo 6: Aspectos avanzados del lenguaje -- Capítulo 7: Paquetes y bibliotecas -- Capítulo 8: Análisis y simulación de un diseño -- Capítulo 9: Ejemplos prácticos -- Capítulo 10: Síntesis -- Apéndice A. Glosarios -- Apéndice B. Paquetes normalizados más importantes -- C. Sintaxis normativa -- Bibliografía -- Índice alfabético.
520	2		_a"VHDL es un lenguaje de descripción del hardware que puede utilizar se para modelar. documentar, simular, verificar y sintetizar un sistema digital. Por tanto, abarca el ciclo completo de diseño, salvo el trazado físico o layout. desde las especificaciones iniciales hasta la construcción del prototipo hardware. Proporciona soporte suficiente para especificar su comporta miento o su estructura, incluyendo jerarquías. Asimismo, es útil tanto para metodologías de diseño ascendentes (botom-up) como, sobre todo, descen dentes (top-down). La semántica y construcciones del lenguaje permiten también diseñar con facilidad bancos de prueba (test-benches), mediante los que se lleva a cabo la simulación de los sistemas modelados. Se trata de un lenguaje amplio y prolijo;, tanto es así que incluso algún autor ya ha acuñado un segundo significado al acrónimo VHDL (Very Hard Description Language), más que nada por sus enormes posibilidades poten ciales. No obstante, es factible asimilar con relativa rapidez un subconjunto del mismo, mediante el cual el futuro usuario pucde comenzar a construir sus primeros modelos y bancos de prueba de una manera simple y rápida. Por lo dicho anteriormente, no se pretende en este texto cubrir de una manera exhaustiva el estándar «IEEE 1076-1993», aunque sí se hace en un porcentaje elevado incidiendo, por supuesto, en los aspectos relevantes."--(XV, XVI, XVII, XVIII)página.
521			_aMaterial bibliográfico para estudiantes universitarios, docentes e investigadores. _bPE-TmUNAS
526	0		_aIngeniería Mecánica Eléctrica
526	0		_aIngeniería en Informática y Sistemas
546			_aEn español
942			_2ddc _cBK
998			_czmvv/aeoa/emml
999			_c612 _d612