| 000 | 06096nam a22003972a 4500 | ||
|---|---|---|---|
| 001 | 000024820 | ||
| 003 | PE-TmUNAS | ||
| 005 | 20241016102311.0 | ||
| 006 | a||||fr|||| 00| 0 | ||
| 007 | ta | ||
| 008 | 190920s1997 sp ad frfn 000 0 spa d | ||
| 017 | 8 | _aTO.-1103-2000 | |
| 020 | _a84-8322-004-0 | ||
| 040 |
_aBiblioteca Central de la Universidad Nacional Agraria de la Selva _bspa _cCatalogación de la Biblioteca Central de la Universidad Nacional Agraria de la Selva, transcrita por la Biblioteca Central de la Universidad Nacional Agraria de la Selva, sin modificaciones posteriores _dBiblioteca Central de la Universidad Nacional Agraria de la Selva _erda |
||
| 041 | 0 | _aspa | |
| 082 | 0 | 4 |
_222 _a621.395 |
| 245 | 1 | 0 |
_aPrincipios de Diseño Digital / _cDaniel D. Gajski |
| 250 | _aprimera edición | ||
| 264 | 3 | 1 |
_aMadrid : _bPEARSON EDUCACIÓN, S.A. _c©1997 |
| 300 |
_a264 paginas _bilustraciones (negro y blanco), figuras (blanco y negro), tablas (blanco y negro) ; _c26 cm |
||
| 336 |
_2rdacontent _atexto impreso |
||
| 337 |
_2rdamedia _asin mediación |
||
| 338 |
_2rdacarrier _avolumen |
||
| 490 | 0 | _a(Paraninfo Universidad) | |
| 500 | _aIncluye contenido | ||
| 505 | 2 | _aRepresentaciones del diseño -- Niveles de abstracción. -- Proceso de diseño -- Herramientas CAD -- Proceso típico de diseño -- Organización del libro -- Resumen del capítulo. -- Lecturas adicionales -- Problemas -- Sistemas numéricos posicionales -- Números hexadecimales y octales -- Conversiones entre sistemas numéricos -- Suma y resta de números binarios -- Representación de números negativos -- Suma y resta en complemento a dos -- Multiplicación binaria -- División binaria -- Números en coma flotante -- Códigos binarios para números decimales -- Códigos de caracteres -- Códigos para detección y corrección de errores -- Códigos Hamming -- Resumen del capítulo -- Lecturas adicionales -- Problemas -- Propiedades Algebraicas -- Definición axiomática del álgebra booleana -- Teoremas básicos del álgebra booleana -- Funciones booleanas -- Formas canónicas -- Formas normalizadas -- Otras operaciones lógicas -- Puertas lógicas digitales -- Ampliación a varias entradas y varios operadores -- Implementación de puertas -- Tecnología VLSI -- Resumen del capítulo -- Lecturas adicionales -- problemas -- Representación con mapas -- Método de simplificación con mapas -- Condiciones de indiferencia -- Método de tabulación -- Traslación a la tecnología de arrays de puertas -- Traslación a la tecnología de bibliotecas especificas -- Diseño libre de riesgos -- Resumen del capítulo -- Lecturas adicionales -- Problemas -- Sumadores con acarreo en cascada -- Sumadores con acarreo anticipado -- Sumadores/restadores -- Unidad Lógica -- Unidad aritmético-lógica -- Decodificadores -- Selectores -- Buses -- Codificadores de prioridad -- Comparadores de magnitud -- Rotadores y desplazadores -- Memorias de sólo lectura -- Arrays lógicos programables -- Resumen del capítulo -- Lecturas adicionales -- Problemas -- Latch SR -- Latch SR sincronizado -- Latch D sincronizado -- Biestables -- Tipos de biestables -- Análisis lógico secuencial -- Modelo de máquina de estados finitos -- Síntesis lógica secuencia -- Reproducción del modelo FSM -- Minimización de estados -- Codificación de estados -- Elección de los elementos de memoria -- Optimización y temporización -- Resumen del capítulo -- Lecturas adicionales -- Problemas -- Registros -- Registros de desplazamiento -- Contadores -- Contador BCD -- Contador asíncrono -- Bancos de registros -- Memorias de acceso aleatoria -- Pilas de inserción/extracción -- Colas primero en entrar, primero en salir -- Caminos de datos sencillos -- Caminos de datos generales -- Diseño de la unidad de control -- Resumen del capítulo -- Lecturas adicionales -- Problemas -- Modelo de diseño -- Definición FSMD -- Esquema de la máquina algorítmica de estados -- Esquema de síntesis ASM -- Compartición de registros (asociación de variables) -- Compartición de la unidad funcional (asociación de operadores) -- Compartición de bus (asociación de conexiones) -- Asociación de registros -- Encadenamiento y multiciclo -- Segmentación de la unidad funcional -- Segmentación del camino de datos -- Segmentación de control -- Planificación -- Resumen del capítulo -- Lecturas adicionales -- Problemas -- Conjunto de instrucciones -- Modos de direccionamiento -- Diseño del procesador -- Diseño del conjunto de instrucciones -- Diseño CISC -- Conjunto reducido de instrucciones -- Diseño RISC -- Avance de datos -- Predicción de saltos -- Resumen del capítulo -- Lecturas adicionales -- Problemas. | |
| 520 | 2 | _a"Este libro esta concebido para proporcionar una comprensión detallada de los principios fundamentales del diseño digital sin exigir la memorización de muchos detalles tecnológicos, potencialmente confusos. Para ello se introducen bibliotecas de componentes genéricos que reflejan restricciones prácticas de diseño, tales como coste y retardo, usándose para explicar todos los conceptos que se presentan y para implementar todos los ejemplos que están resueltos en el texto. Está estructurado entorno al proceso del diseño global y se ha planificado de forma que desde el principio haya una relación clara entre los principios básicos y el diseño práctico. En cada capítulo se presentan varios ejemplos que muestran cada paso del proceso de diseño y a través de ellos pueden comprenderse fácilmente el significado de los nuevos conceptos. El libro usa como método general las técnicas de diseño de transferencia entre registros y también de procesadores y microchips de aplicación específica."--Cubierta posterior. | |
| 521 | 8 |
_aMaterial bibliográfico para estudiantes universitarios, docentes e investigadores. _bPE-TmUNAS |
|
| 526 | 8 | _aEconomía. | |
| 526 | 8 | _aAdministración. | |
| 526 | 8 | _aContabilidad. | |
| 546 | _aEn español. | ||
| 650 | 1 | 4 |
_aMicroeconomía _xEstudio de caso _91324 |
| 942 |
_2ddc _cBK |
||
| 998 | _czmvv/bmsda/bmml | ||
| 999 |
_c507 _d507 |
||